Tweet | |
濱本浩一, 橋本昌宜, 密山幸男, 尾上孝雄, "レイアウトを考慮した基板バイアスクラスタリング手法," 信学技報, VLD2008-159 , 108(478), pp. 195-200, 2009年3月. | |
ID | 473 |
分類 | 研究会等発表論文 |
タグ | |
表題 (title) |
レイアウトを考慮した基板バイアスクラスタリング手法 |
表題 (英文) |
Layout Aware Cell Clustering for Body Biasing |
著者名 (author) |
濱本 浩一,橋本 昌宜,密山 幸男,尾上 孝雄 |
英文著者名 (author) |
K. Hamamoto, M. Hashimoto, Y. Mitsuyama, T. Onoye |
編者名 (editor) |
|
編者名 (英文) |
|
キー (key) |
Koichi Hamamoto, Masanori Hashimoto, Yukio Mitsuyama, Takao Onoye |
書籍・会議録表題 (booktitle) |
信学技報, VLD2008-159 |
書籍・会議録表題(英文) |
IEICE Technical Report, VLD2008-159 |
巻数 (volume) |
108 |
号数 (number) |
478 |
ページ範囲 (pages) |
195-200 |
組織名 (organization) |
|
出版元 (publisher) |
|
出版元 (英文) |
|
出版社住所 (address) |
|
刊行月 (month) |
3 |
出版年 (year) |
2009 |
採択率 (acceptance) |
|
URL |
|
付加情報 (note) |
|
注釈 (annote) |
in Japanese |
内容梗概 (abstract) |
近年、基板バイアス制御によるLSIの性能補償に関する研究が多く行われている。従来、回路ブロックが基板バイアス制御の空間的粒度となっていたが、回路ブロック内のゲートをクラスタ化することで性能補償時のリーク電力を減らす試みが提案されている。しかし、従来研究ではクラスタリングの際にレイアウトが考慮されていない。また、製造後の性能補償にかかるコストが大きいという問題がある。本研究では、低コストな製造後の性能補償手法を考え、それを実現するためのレイアウトを考慮した基板バイアスクラスタリング手法を提案する。超低電圧回路に提案手法を適用した実験結果により本手法の有効性を示す。 Body bias control has been widely studied for performance compensation. In order to reduce leakage increase involved by performance compensation, body bias clustering methods which cluster gates in a circuit block are proposed. However, conventional methods have two problems. First, they do not care cell placement while clustering gates. Second, they require large test cost for post-silicon performance tuning. We propose a low-cost tuning scheme after fabrication and a layout aware body bias clustering method. We applied the proposed method to ultra-low voltage circuits and demonstrated effectiveness of the proposed method. |
論文電子ファイル | 利用できません. |
BiBTeXエントリ |
@inproceedings{id473, title = {レイアウトを考慮した基板バイアスクラスタリング手法}, author = {濱本 浩一 and 橋本 昌宜 and 密山 幸男 and 尾上 孝雄}, booktitle = {信学技報, VLD2008-159 }, volume = {108}, number = {478}, pages = {195-200}, month = {3}, year = {2009}, annote = {in Japanese}, } |