尾上研究室 研究業績一覧: T. Yuasa, A. Tomita, T. Izumi, T. Onoye, and Y. Nakamura, An Approach for Circuit Size Reduction by Variable Reordering for Pca-Chip2, April 2003.
  • リスト
  •  表 
  • LaTeX
  • BibTeX
Detail of a work
Tweet
T. Yuasa, A. Tomita, T. Izumi, T. Onoye, and Y. Nakamura, "An Approach for Circuit Size Reduction by Variable Reordering for Pca-Chip2," In Proc. Workshop on Synthesis and System Integration of Mixed Information Technologies, pp. 217--221, April 2003.
ID 380
分類 国際会議
タグ
表題 (title) An Approach for Circuit Size Reduction by Variable Reordering for Pca-Chip2
表題 (英文)
著者名 (author) T. Yuasa,A. Tomita,T. Izumi,T. Onoye,Y. Nakamura
英文著者名 (author)
編者名 (editor)
編者名 (英文)
キー (key) , , , Takao Onoye, Yasuhisa Nakamura
書籍・会議録表題 (booktitle) Proc. Workshop on Synthesis and System Integration of Mixed Information Technologies
書籍・会議録表題(英文)
巻数 (volume)
号数 (number)
ページ範囲 (pages) 217--221
組織名 (organization)
出版元 (publisher)
出版元 (英文)
出版社住所 (address)
刊行月 (month) 4
出版年 (year) 2003
採択率 (acceptance)
URL
付加情報 (note)
注釈 (annote)
内容梗概 (abstract)
論文電子ファイル 利用できません.
BiBTeXエントリ
@inproceedings{id380,
         title = {An approach for circuit size reduction by variable reordering for PCA-chip2},
        author = {T. Yuasa and A. Tomita and T. Izumi and T. Onoye and Y. Nakamura},
     booktitle = {Proc. Workshop on Synthesis and System Integration of Mixed Information Technologies},
         pages = {217--221},
         month = {4},
          year = {2003},
}
  

Search

Tags

1 件の該当がありました. : このページのURL : HTML

Language: 英語 | 日本語 || ログイン |

This site is maintained by Onoye Lab.
PMAN 3.2.10 build 20181029 - Paper MANagement system / (C) 2002-2016, Osamu Mizuno
Time to show this page: 0.024511 seconds.