| Tweet | |
| 内田好弘, 谷貞宏, 築山修治, 白川功, "領域分割による配線間容量モデル化手法について," 信学技報, NLP2003-21, pp. 7--12, 2003年6月. | |
| ID | 281 |
| 分類 | 研究会等発表論文 |
| タグ | |
| 表題 (title) |
領域分割による配線間容量モデル化手法について |
| 表題 (英文) |
Parasitic Capacitance Modeling for On-Chip Interconnects |
| 著者名 (author) |
内田 好弘, 谷 貞宏, 築山 修治, 白川 功 |
| 英文著者名 (author) |
Y. Uchida, S. Tani, S. Tsukiyama, I. Shirakawa |
| 編者名 (editor) |
|
| 編者名 (英文) |
|
| キー (key) |
Yoshihiro Uchida, Sadahiro Tani, Shuji Tukiyama, Isao Shirakawa |
| 書籍・会議録表題 (booktitle) |
信学技報, NLP2003-21 |
| 書籍・会議録表題(英文) |
Technical Report of IEICE, NLP2003-21 |
| 巻数 (volume) |
|
| 号数 (number) |
|
| ページ範囲 (pages) |
7--12 |
| 組織名 (organization) |
|
| 出版元 (publisher) |
|
| 出版元 (英文) |
|
| 出版社住所 (address) |
|
| 刊行月 (month) |
6 |
| 出版年 (year) |
2003 |
| 採択率 (acceptance) |
|
| URL |
|
| 付加情報 (note) |
|
| 注釈 (annote) |
in Japanese |
| 内容梗概 (abstract) |
|
| 論文電子ファイル | 利用できません． |
| BiBTeXエントリ |
@inproceedings{id281,
title = {領域分割による配線間容量モデル化手法について},
author = {内田 好弘 and 谷 貞宏 and 築山 修治 and 白川 功},
booktitle = {信学技報, NLP2003-21},
pages = {7--12},
month = {6},
year = {2003},
annote = {in Japanese},
}
|