PMAN - Paper management system

ANDOR

16 件の該当がありました．このページのURL:

論文誌: [1] 密山幸男, 高橋一真, 今井林太郎, 橋本昌宜, 尾上孝雄, 白川功, ``メディア処理向け再構成可能アーキテクチャでの動画像復号処理の実現,'' 電子情報通信学会論文誌A, vol. J93-A, no. 6, pp. 397--413, June 2010.
国内会議(査読付き): [1] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, ``確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2012-154, pp. 99--104, March 2013.; [2] 郡浦宏明, 今川隆司, 密山幸男, 橋本昌宜, 尾上孝雄, ``動的再構成機能を用いた故障回避手法の定量的信頼性評価,'' 電子情報通信学会リコンフィギャラブルシステム研究会, no. RECONF2012-59, pp. 71--76, November 2012.; [3] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, ``中性子起因一過性複数パルスの電源電圧及び基板バイアス依存性測定,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2012-100, pp. 237--241, November 2012.; [4] 亀田敏広, 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, ``スキャンパスを用いたNBTI劣化抑制に関する一検討,'' 情報処理学会DAシンポジウム, pp. 201--206, September 2011.; [5] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, ``動的再構成可能アーキテクチャによる故障回避機構の定量的信頼性評価,'' 電子情報通信学会リコンフィギャラブルシステム研究会, no. RECONF2011-6, pp. 31--36, May 2011.; [6] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, ``確率的動作モデルを用いたオシレータベース物理乱数生成器の設計手法,'' 情報処理学会システムLSI設計技術研究会, November 2010.; [7] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, ``高時間分解能を実現するSETパルス幅測定回路の提案,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2010-55, pp. 77--82, September 2010.; [8] 原田諒, 更田裕司, 密山幸男, 橋本昌宜, 尾上孝雄, ``α線起因ソフトエラー測定 -SETパルス幅測定回路の提案および超低電圧SRAMのSEU耐性評価-,'' LSIとシステムのワークショップ, pp. 212--214, May 2010.; [9] 郡浦宏明, D. Alnajjar, 高永勲, 今川隆司, 廣本正之, 密山幸男, 橋本昌宜, 越智裕之, 尾上孝雄, ``柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャ,'' LSIとシステムのワークショップ, pp. 191--193, May 2010.; [10] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, ``NBTIによる劣化予測におけるトランジスタ動作確率算出法の評価,'' 情報処理学会DAシンポジウム, pp. 181--186, August 2009.; [11] 濱本浩一, 橋本昌宜, 密山幸男, 尾上孝雄, ``レイアウトを考慮した基板バイアスクラスタリング手法,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2008-159, March 2009.; [12] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, ``サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2008-160, March 2009.; [13] 高　永勲, Dawood Alnajjar, 密山幸男, 橋本昌宜, 尾上孝雄, ``柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討,'' 電子情報通信学会ディペンダブルコンピューティング研究会, no. DC2008-41, November 2008.; [14] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, ``タイミングエラー予告を用いた適応的速度制御におけるタイミングエラー頻度と消費電力のトレードオフ解析,'' 情報処理学会DAシンポジウム, pp. 217--222, August 2008.; [15] 濱本浩一, 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, ``基板バイアス印加レイアウト方式の面積効率と速度制御性の評価 ,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2008-14, June 2008.

This site is maintained by webadmin.