PMAN - Paper management system

ANDOR

53 件の該当がありました．このページのURL:

論文誌: [1] 密山幸男, 高橋一真, 今井林太郎, 橋本昌宜, 尾上孝雄, 白川功, ``メディア処理向け再構成可能アーキテクチャでの動画像復号処理の実現,'' 電子情報通信学会論文誌A, vol. J93-A, no. 6, pp. 397--413, June 2010.; [2] 高橋真吾, 築山修治, 橋本昌宜, 白川功, ``液晶ディスプレイ用サンプリング回路におけるサンプリングパルスとトランジスタサイズの最適設計手法,'' 電子情報通信学会論文誌A, vol. J91-A, no. 3, pp. 373-382, March 2008.; [3] 金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 小林宏行, 橋本昌宜, ``遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法,'' 情報処理学会論文誌, vol. 44, no. 5, pp. 1301-1310, May 2003.
国内会議(査読付き): [1] 樋口裕磨, 橋本昌宜, 尾上孝雄, ``オンチップセンサを用いたばらつき自己補償手法の検討,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2012-138, pp. 13--17, March 2013.; [2] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, ``確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2012-154, pp. 99--104, March 2013.; [3] 信田龍哉, 橋本昌宜, 尾上孝雄, ``センサノード間静電容量結合に基づく距離推定に向けた電極形状の検討,'' 電子情報通信学会回路とシステム研究会, no. CAS2012-119, pp. 131--136, March 2013.; [4] 郡浦宏明, 今川隆司, 密山幸男, 橋本昌宜, 尾上孝雄, ``動的再構成機能を用いた故障回避手法の定量的信頼性評価,'' 電子情報通信学会リコンフィギャラブルシステム研究会, no. RECONF2012-59, pp. 71--76, November 2012.; [5] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, ``中性子起因一過性複数パルスの電源電圧及び基板バイアス依存性測定,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2012-100, pp. 237--241, November 2012.; [6] 橋本昌宜, ``低電力回路技術,'' センサマイクロマシンとその応用シンポジウムプログラム, October 2012.; [7] 上野美保, 橋本昌宜, 尾上孝雄, ``電気的タイミング故障のデバッグ向けオンチップリアルタイム電源電圧センサ,'' 2012年電子情報通信学会ソサイエティ大会講演論文集, no. A-3-6, September 2012.; [8] 樋口裕磨, 新開健一, 橋本昌宜, R. Rao, S. Nassif, ``感度可変リングオシレータを用いたデバイスパラメータばらつき推定,'' 情報処理学会DAシンポジウム, August 2012.; [9] 小谷　憲, 増田弘生, 成木保文, 奥村隆昌, 城間　誠, 金本俊幾, 古川且洋, 山中俊輝, 小笠原泰弘, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和, ``微細CMOSタイミング設計の新しいコーナー削減方法,'' 情報処理学会DAシンポジウム, pp. 193--198, August 2012.; [10] 城間誠, 山中俊輝, 小笠原泰弘, 金本俊幾, 成木保文, 奥村隆昌, 増田弘生, 古川且洋, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和, ``微細プロセス（22nm世代）における配線コーナー設計手法の検討,'' 情報処理学会DAシンポジウム, pp. 199--204, August 2012.; [11] 天木健彦, 橋本昌宜, 尾上孝雄, ``ゆらぎ増幅回路を用いたオシレータベース物理乱数生成器,'' 電子情報通信学会集積回路研究会, no. ICD2011-118, pp. 87--92, December 2011.; [12] 橋本昌宜, ``超低電圧サブスレショルド回路設計,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD211-82, pp. 173--178, November 2011.; [13] 佐方剛, 成木保文, 奥村隆昌, 金本俊幾, 増田弘生, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝, ``CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析,'' 情報処理学会DAシンポジウム, September 2011.; [14] 亀田敏広, 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, ``スキャンパスを用いたNBTI劣化抑制に関する一検討,'' 情報処理学会DAシンポジウム, pp. 201--206, September 2011.; [15] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, ``動的再構成可能アーキテクチャによる故障回避機構の定量的信頼性評価,'' 電子情報通信学会リコンフィギャラブルシステム研究会, no. RECONF2011-6, pp. 31--36, May 2011.; [16] 橋本昌宜, 更田裕司, ``超低電圧サブスレショルド回路設計,'' 2011年電子情報通信学会総合大会講演論文集, March 2011.; [17] 高井康充, 橋本昌宜, 尾上孝雄, ``電源ノイズに注目した電源遮断法の実機評価,'' 電子情報通信学会集積回路研究会, no. ICD2010-109, pp. 75-80, December 2010.; [18] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, ``確率的動作モデルを用いたオシレータベース物理乱数生成器の設計手法,'' 情報処理学会システムLSI設計技術研究会, November 2010.; [19] 橋本昌宜, ``国際会議への論文の執筆ガイド　～ VLSI設計技術分野での一考察～,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2010-69, p. 91, November 2010.; [20] 木村修太, 橋本昌宜, 尾上孝雄, ``製造後性能補償のためのリーク・遅延相関考慮クラスタリング手法,'' 情報処理学会DAシンポジウム, pp. 93--98, September 2010.; [21] 榎並孝司, 木村修太, 橋本昌宜, 尾上孝雄, ``自己性能補償に向けたカナリアFF挿入手法,'' 情報処理学会DAシンポジウム, pp. 227--232, September 2010.; [22] 増田弘生, 佐方剛, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝, 金本俊幾, ``RTNを考慮した回路特性ばらつき解析方法の検討,'' 情報処理学会DAシンポジウム, pp. 209--214, September 2010.; [23] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, ``高時間分解能を実現するSETパルス幅測定回路の提案,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2010-55, pp. 77--82, September 2010.; [24] 橋本昌宜, ``製造・環境ばらつきを考慮した統計的静的タイミング解析,'' エレクトロニクス実装学会システムJisso-CAD/CAE研究会公開研究会, June 2010.; [25] 原田諒, 更田裕司, 密山幸男, 橋本昌宜, 尾上孝雄, ``α線起因ソフトエラー測定 -SETパルス幅測定回路の提案および超低電圧SRAMのSEU耐性評価-,'' LSIとシステムのワークショップ, pp. 212--214, May 2010.; [26] 郡浦宏明, D. Alnajjar, 高永勲, 今川隆司, 廣本正之, 密山幸男, 橋本昌宜, 越智裕之, 尾上孝雄, ``柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャ,'' LSIとシステムのワークショップ, pp. 191--193, May 2010.; [27] 橋本昌宜, 更田裕司, 尾上孝雄, ``製造ばらつきや環境変動を許容するサブスレッショルド回路設計,'' 2010年電子情報通信学会総合大会講演論文集, no. AS-1-4, March 2010.; [28] 新開健一, 橋本昌宜, ``広範囲な製造・環境ばらつきに対応したゲート遅延モデル,'' 情報処理学会DAシンポジウム, pp. 73--78, August 2009.; [29] 橋本昌宜, 榎並孝司, 新開健一, 二宮進有, 阿部慎也, ``電源ノイズや製造ばらつきによるクロックジッタ・スキューを考慮した統計的タイミング解析,'' 情報処理学会DAシンポジウム, pp. 79--84, August 2009.; [30] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, ``NBTIによる劣化予測におけるトランジスタ動作確率算出法の評価,'' 情報処理学会DAシンポジウム, pp. 181--186, August 2009.; [31] 濱本浩一, 橋本昌宜, 密山幸男, 尾上孝雄, ``レイアウトを考慮した基板バイアスクラスタリング手法,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2008-159, March 2009.; [32] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, ``サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2008-160, March 2009.; [33] 榎並孝司, 橋本昌宜, 佐藤高史, ``電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2008-161, March 2009.; [34] 高　永勲, Dawood Alnajjar, 密山幸男, 橋本昌宜, 尾上孝雄, ``柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討,'' 電子情報通信学会ディペンダブルコンピューティング研究会, no. DC2008-41, November 2008.; [35] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, ``タイミングエラー予告を用いた適応的速度制御におけるタイミングエラー頻度と消費電力のトレードオフ解析,'' 情報処理学会DAシンポジウム, pp. 217--222, August 2008.; [36] 濱本浩一, 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, ``基板バイアス印加レイアウト方式の面積効率と速度制御性の評価 ,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2008-14, June 2008.; [37] 鉢田卓也, 松中栄貴, 白川　功, 築山修治, 橋本昌宜, ``nMOSダイナミック論理を用いた液晶駆動回路の設計手法,'' 電子情報通信学会 VLSI設計技術研究会, no. VLD2007-148, March 2008.; [38] 小笠原泰弘, 橋本昌宜, 尾上孝雄, ``バス配線における誘導性クロストークノイズによる遅延変動の実測とノイズ重ね合わせ効果の検証,'' 電子情報通信学会集積回路研究会, no. ICD2007-176, March 2008.; [39] 渡辺慎吾, 橋本昌宜, 佐藤寿倫, ``性能歩留まり改善を目的とする演算器カスケーディングの提案,'' 第14回「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ（HOKKE-2008）, no. 2007-ARC-177 , pp. 43--48, March 2008.; [40] 大津　誠, 高橋真吾, 築山修治, 橋本昌宜, 白川功, ``nMOSレベルシフタ回路の性能比較手法について,'' 情報処理学会システムLSI設計技術研究会, no. 2008-SLDM-134, pp. 121--126, March 2008.; [41] 小笠原泰弘, 橋本昌宜, 尾上孝雄, ``スタンダードセルで構成された電源ノイズ波形測定回路の提案,'' 電子情報通信学会集積回路研究会, no. CPM2007-131, ICD2007-142, pp. 17--22, January 2008.; [42] 二宮進有, 橋本昌宜, ``SSTAにおける空間的相関を持つ製造ばらつきのグリッドベースモデル化法の検討,'' 電子情報通信学会VLSI設計技術研究会, no. VLD2007-91,DC2007-45, pp. 13--17, November 2007.; [43] 榎並孝司, 橋本昌宜, ``統計的電源ノイズモデル化に適した適応的領域分割法,'' 2007年電子情報通信学会ソサイエティ大会講演論文集, no. A-3-10, September 2007.; [44] 阿部慎也, 橋本昌宜, 尾上孝雄, ``製造ばらつきを考慮したメッシュ型クロック分配網のスキュー評価,'' 情報処理学会DAシンポジウム, pp. 133-138, August 2007.; [45] 榎並孝司、橋本昌宜、尾上孝雄, ``主成分分析による電源電圧変動の統計的モデル化手法,'' 情報処理学会DAシンポジウム, pp. 205-210, July 2006.; [46] 小林宏行、小野信任、佐藤高史、岩井二郎、橋本昌宜, ``統計的STA の精度検証手法,'' 情報処理学会DAシンポジウム, pp. 7-12, July 2006.; [47] 高橋真吾，田治　輝，築山修治，橋本昌宜，白川　功, ``液晶ディスプレイ用サンプリングスイッチの一設計法,'' エレクトロニクス実装学術講演大会, no. 16B-12, March 2005.; [48] 佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏行, 橋本昌宜, ``インダクタンスに起因する配線遅延変動の統計的予測手法,'' 2002年電子情報通信学会ソサイエティ大会講演論文集, no. TA-2-4, pp. 247-248, September 2002.; [49] 佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏行, 橋本昌宜, ``インダクタンスが配線遅延に及ぼす影響の定量的評価方法,'' 第15回回路とシステム(軽井沢)ワークショップ, pp. 493-498, April 2002.
解説: [1] 橋本昌宜, ``遅延ばらつきを考慮したVLSIタイミング検証,'' エレクトロニクス実装学会誌, vol. 11, no. 3, pp. 182--185, May 2008.

This site is maintained by webadmin.

PMAN 2.5.6 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.