- 論文誌
- [1]
金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 小林宏行, 橋本昌宜, ``遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法,'' 情報処理学会論文誌, vol. 44, no. 5, pp. 1301-1310, May 2003.
- 国際会議
- [1]
T. Sato, T. Kanamoto, A. Kurokawa, Y. Kawakami, H. Oka, T. Kitaura, H. Kobayashi, and M. Hashimoto, ``Accurate Prediction of the Impact of On-Chip Inductance on Interconnect Delay Using Electrical and Physical Parameters,'' In Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 149-155, January 2003.
- 国内会議(査読付き)
- [1]
佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏行, 橋本昌宜, ``インダクタンスに起因する配線遅延変動の統計的予測手法,'' 2002年電子情報通信学会ソサイエティ大会講演論文集, no. TA-2-4, pp. 247-248, September 2002.
- [2]
金本 俊幾, 佐藤 高史, 黒川 敦, 川上 善之, 岡 宏規, 北浦 智靖, 池内 敦彦, 小林 宏行, 橋本 昌宜, ``0.1μm級LSIの遅延計算における寄生インダクタンスを考慮すべき配線の統計的選別手法,'' 情報処理学会DAシンポジウム, pp. 149-154, July 2002.
- [3]
佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏行, 橋本昌宜, ``インダクタンスが配線遅延に及ぼす影響の定量的評価方法,'' 第15回 回路とシステム(軽井沢)ワークショップ, pp. 493-498, April 2002.
|