著者名 (author) 表題 (title) 論文誌/会議名 巻数 (volume) 号数 (number) ページ範囲 (pages) 刊行月 (month) 出版年 (year) File
論文誌
H. Konoura, D. Alnajjar, Y. Mitsuyama, H. Shimada, K. Kobayashi, H. Kanbara, H. Ochi, T. Imagawa, K. Wakabayashi, M. Hashimoto, T. Onoye, H. Onodera
Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-based Design and Its Irradiation Testing
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E97-A
12
2518--2529
December
2014

論文誌
H. Konoura, T. Imagawa, Y. Mitsuyama, M. Hashimoto, T. Onoye
Comparative evaluation of lifetime enhancement with fault avoidance on dynamically reconfigurable devices
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E97-A
7
1468--1482
July
2014

論文誌
H. Konoura, T. Kameda, Y. Mitsuyama, M. Hashimoto, T. Onoye
NBTI mitigation method by inputting random scan-in vectors in standby time
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E97-A
7
1483--1491
July
2014

論文誌
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
SET Pulse-Width Measurement Suppressing Pulse-Width Modulation and Within-die Process Variation Effects
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E97-A
7
1461--1467
July
2014

論文誌
D. Alnajjar, H. Konoura, Y. Ko, Y. Mitsuyama, M. Hashimoto, T. Onoye
Implementing Flexible Reliability in a Coarse Grained Reconfigurable Architecture
IEEE Transactions on VLSI Systems
21
12
2165 -- 2178
December
2013

論文誌
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
Impact of {NBTI}-Induced Pulse-Width Modulation on {SET} Pulse-Width Measurement
IEEE Transactions on Nuclear Science
60
4
2630--2634
August
2013

論文誌
T.Kameda, H. Konoura, D. Alnajjar, Y. Mitsuyama, M. Hashimoto, T. Onoye
Field Slack Assessment for Predictive Fault Avoidance on Coarse-Grained Reconfigurable Devices
IEICE Trans. on Information and Systems
E96-D
8
1624--1631
August
2013

論文誌
T. Amaki, M. Hashimoto, Y. Mitsuyama, T. Onoye
A Worst-case-aware Design Methodology for Noise-tolerant Oscillator-based True Random Number Generator with Stochastic Behavior Modeling
IEEE Transactions on Information Forensics and Security
8
8
1331--1342
August
2013

論文誌
D. Alnajjar, Y. Mitsuyama, M. Hashimoto, T. Onoye
PVT-induced Timing Error Detection through Replica Circuits and Time Redundancy in Reconfigurable Devices
IEICE Electronics Express (ELEX)
10
5

April
2013

論文誌
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Adaptive Performance Compensation with In-Situ Timing Error Predictive Sensors for Subthreshold Circuits
IEEE Transactions on VLSI Systems
20
2
333--343
February
2012

論文誌
H. Konoura, Y. Mitsuyama, M. Hashimoto, T. Onoye
Stress Probability Computation for Estimating {NBTI}-Induced Delay Degradation
IEICE Trans. Fundamentals
E94-A
12
2545-2553
December
2011

論文誌
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Neutron-Induced Soft Errors and Multiple Cell Upsets in 65-nm 10T Subthreshold SRAM
IEEE Transactions on Nuclear Science
58
4
2097--2102
August
2011

論文誌
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
Measurement Circuits for Acquiring {SET} Pulse Width Distribution with Sub-{FO1}-inverter-delay Resolution
IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences
E93-A
12
2417-2423
December
2010
論文誌
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Transistor Variability Modeling and Its Validation with Ring-oscillation Frequencies for Body-biased Subthreshold Circuits
IEEE Transactions on VLSI Systems
18
7
1118--1129
July
2010

論文誌
密山 幸男, 高橋 一真, 今井 林太郎, 橋本 昌宜, 尾上 孝雄, 白川 功
メディア処理向け再構成可能アーキテクチャでの動画像復号処理の実現
電子情報通信学会論文誌
J93-A
6
397-413
June
2010

論文誌
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Trade-Off Analysis between Timing Error Rate and Power Dissipation for Adaptive Speed Control with Timing Error Prediction
IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences
E92-A
12
3094-3102
December
2009

論文誌
K. Hamamoto, H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
An Experimental Study on Body-Biasing Layout Style Focusing on Area Efficiency and Speed Controllability
IEICE Trans. on Electronics
E92-C
2
281-285
February
2009

論文誌
密山 幸男, 高橋 一真, 今井 林太郎, 橋本 昌宜, 尾上 孝雄, 白川 功
Area-Efficient Reconfigurable Architecture for Media Processin
IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences
E91-A
12
3651-3662
December
2008

論文誌
小谷 章夫, 種村 嘉高, 密山 幸男, 朝井 宣実, 中村 安久, 尾上 孝雄
ポテンシャルエネルギーを用いた文字重心位置取得手法
画像電子学会誌
35
4
296--305
July
2006

論文誌
Y. Mitsuyama, M. Kimura, T. Onoye, I. Shirakawa
Architecture of {IEEE802}.11i Cipher Algorithms for Embedded Systems
IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences
E88-A
4
899-906
April
2005

論文誌
小谷 章夫, 小山 至幸, 密山 幸男, 尾上 孝雄
低解像度表示デバイス向けフォント "{LCFONT}" の重心位置および可読性評価
画像電子学会誌
32
5
621--628
September
2003

論文誌
Z. Andales, Y. Mitsuyama, T. Onoye, I. Shirakawa
A Novel Dynamically Reconfigurable Hardware-based Cipher
情報処理学会論文誌
42
4
958--966
April
2001

国際会議
R. Doi, J. Hotate, T. Kishimoto, T. Higashi, H. Ochi, M. Tada, T. Sugibayashi, K. Wakabayashi, H. Onodera, Y. Mitsuyama, M. Hashimoto
Highly-dense Mixed Grained Reconfigurable Architecture with Via-switch
ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)



March
2016

国際会議
M. Hashimoto, D. Alnajjar, H. Konoura, Y. Mitsuyama, H. Shimada, K. Kobayashi, H. Kanbara, H. Ochi, T. Imagawa, K. Wakabayashi, T. Onoye, H. Onodera
Reliability-Configurable Mixed-Grained Reconfigurable Array Compatible with High-Level Synthesis
Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)


14--15
January
2015

国際会議
Hiroaki Konoura, Dawood Alnajjar, Yukio Mitsuyama, Hiroyuki Ochi, Takashi Imagawa, Shinichi Noda, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye
Mixed-grained reconfigurable architecture supporting flexible reliability and C-based design
ReConFig



December
2013

国際会議
D. Alnajjar, H. Konoura, Y. Mitsuyama, H. Shimada, K. Kobayashi, H. Kanbara, H. Ochi, T. Imagawa, S. Noda, K. Wakabayashi, M. Hashimoto, T. Onoye, H. Onodera
Reliability-configurable mixed-grained reconfigurable array supporting C-to-array mapping and its radiation testing
Proceedings of IEEE Asian Solid-State Circuits Conference (A-SSCC)


313-316
November
2013

国際会議
D. Alnajjar, Y. Mitsuyama, M. Hashimoto, T. Onoye
Static Voltage Over-scaling and Dynamic Voltage Variation Tolerance with Replica Circuits and Time Redundancy in Reconfigurable Devices
Proceedings of International Conference on ReConFigurable Computing and FPGAs (ReConFig)



December
2012

国際会議
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
Impact of NBTI-­Induced Pulse-Width Modulation on SET Pulse-Width Measurement
Proceedings of European Conference on Radiation and Its Effects on Components and Systems (RADECS)



September
2012

国際会議
T. Kameda, H. Konoura, D. Alnajjar, Y. Mitsuyama, M. Hashimoto, T. Onoye
A Predictive Delay Fault Avoidance Scheme for Coarse-Grained Reconfigurable Architecture
Proceedings of International Conference on Field Programmable Logic and Applications (FPL)



August
2012

国際会議
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
SET Pulse-Width Measurement Eliminating Pulse-Width Modulation and Within-die Process Variation Effects
Proceedings of International Reliability Physics Symposium (IRPS)



April
2012

国際会議
H. Konoura, Y. Mitsuyama, M. Hashimoto, T. Onoye
Implications of reliability enhancement achieved by fault avoidance on dynamically reconfigurable architectures
Proc. 21st International Conference on Field Programmable Logic and Applications (FPL2011), Chania, Crete, Greece


189-194
September
2011

国際会議
Toshihiro Kameda, Hiroaki Konoura, Yukio Mitsuyama, Masanori Hashimoto, Takao Onoye
NBTI Mitigation by Giving Random Scan-in Vectors during Standby Mode
PATMOS2011



September
2011

国際会議
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
Neutron Induced Single Event Multiple Transients With Voltage Scaling and Body Biasing
Proc. International Reliability Physics Symposium (IRPS)



April
2011

国際会議
D. Alnajjar, H. Kounoura, Y. Mitsuyama, M. Hashimoto, T. Onoye
MTTF Measurement Under Alpha Particle Radiation in a Coarse-Grained Reconfigurable Architecture with Flexible Reliability
IEEE Workshop on Silicon Errors in Logic - System Effects



March
2011

国際会議
T. Amaki, M. Hashimoto, Y. Mitsuyama, T. Onoye
A Design Procedure for Oscillator-Based Hardware Random Number Generator with Stochastic Behavior Modeling
Proc. International Workshop on Information Security Applications (WISA 2010)


107-121
January
2011

国際会議
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Alpha-Particle-Induced Soft Errors and Multiple Cell Upsets in 65-nm 10T Subthreshold SRAM
Proceedings of International Reliability Physics Symposium (IRPS)


213--217
May
2010

国際会議
H. Konoura, Y. Mitsuyama, M. Hashimoto, T. Onoye
Comparative study on delay degrading estimation due to NBTI with circuit/instance/transistor-level stress probability consideration
Proc. International Symposium on Quality Electronic Design (ISQED)


646-651
March
2010

国際会議
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
Measurement Circuits for Acquiring {SET} Pulse Width Distribution with Sub-{FO1}-inverter-delay Resolution
Proc. International Symposium on Quality Electronic Design (ISQED)



March
2010
国際会議
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Adaptive Performance Control with Embedded Timing Error Predictive Sensors for Subthreshold Circuits
Proc. Asia and South Pacific Design Automation Conference (ASP-DAC)


361-362
January
2010

国際会議
D. Alnajjar, Y. Ko, T. Imagawa, M. Hiromoto, Y. Mitsuyama, M. Hashimoto, H. Ochi, T. Onoye
Soft Error Resilient VLSI Architecture for Signal Processing
Proceedings of IEEE International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)


183--186
December
2009

国際会議
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Adaptive Performance Compensation with In-Situ Timing Error Prediction for Subthreshold Circuits
Proc. IEEE Custom Integrated Circuits Conference


215-218
September
2009

国際会議
K. Hamamoto, M. Hashimoto, Y. Mitsuyama, T. Onoye
Tuning-Friendly Body Bias Clustering for Compensating Random Variability in Subthreshold Circuits
Proceedings of IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED)


51--56
August
2009

国際会議
D. Alnajjar, Y. Ko, T. Imagawa, H. Konoura, M. Hiromoto, Y. Mitsuyama, M. Hashimoto, H. Ochi, T. Onoye
Coarse-grained Dynamically Reconfigurable Architecture with Flexible Reliability
Proceedings of International Conference on Field Programmable Logic and Applications (FPL)


186--192
August
2009

国際会議
Y. Ko, D. Alnajjar, Y. Mitsuyama, M. Hashimoto, T. Onoye
Coarse-Grained Dynamically Reconfigurable Architecture with Flexible Reliability
Proceedings of Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI)


236--241
March
2009

国際会議
D. Alnajjar, Y. Ko, T. Imagawa, M. Hiromoto, Y. Mitsuyama, M. Hashimoto, H. Ochi, T. Onoye
A Coarse-Grained Dynamically Reconfigurable Architecture Enabling Flexible Reliability
Proceedings of IEEE Workshop on System Effects of Logic Soft Errors (SELSE)



March
2009

国際会議
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Trade-off Analysis between Timing Error Rate and Power Dissipation for Adaptive Speed Control with Timing Error Prediction
Proc. Asia and South Pacific Design Automation Conference (ASP-DAC)


266-271
January
2009

国際会議
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Vth Variation Modeling and Its Validation with Ring Oscillation Frequencies for Body-biased Circuits and Subthreshold Circuits
ICCAD Colocated Workshop on Test Structure Design for Variability Characterization



November
2008

国際会議
H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Correlation Verification between Transistor Variability Model with Body Biasing and Ring Oscillation Frequency in 90nm Subthreshold Circuits
Proc. IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED)


3-8
August
2008

国際会議
K. Hamamoto, H. Fuketa, M. Hashimoto, Y. Mitsuyama, T. Onoye
Experimental Study on Body-Biasing Layout Style - Negligible Area Overhead Enables Sufficient Speed Controllability -
ACM Great Lakes Symposium on VLSI


387-390
May
2008

国際会議
K.Hamamoto, H.Fuketa, M.Hashimoto, Y.Mitsuyama, T.Onoye
A Study on Body-Biasing Layout Style Focusing on Area Efficiency and Speed Controllability
Proc. Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2007)


233-237
October
2007

国際会議
Y. Mitsuyama, R. Imai, K. Takahashi, T. Onoye, I. Shirakawa
Domain-specific reconfigurable architecture for media processing
Proc. Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2006)


322--327
April
2006

国際会議
A. Kotani, Y. Tanemura, Y. Mitsuyama, Y. Asai, Y. Nakamura, T. Onoye
Contour-based gravity center evaluation of characters
Proc. EUROMEDIA


15--20
April
2006

国際会議
Y. Mitsuyama, R. Imai, K. Takahashi, T. Onoye, I. Shirakawa
An Approach for Area-Efficient Coarse-Grained Reconfigurable Architecture Dedicated to Media Processing
Proc. International Technical Conference of Circuits/Systems, Computers and Communications (ITC-CSCC2005)


131--132
July
2005

国際会議
Y. Mitsuyama, M. Kimura, T. Onoye, I. Shirakawa
Embedded Architecture of {IEEE802}.11i Cipher Algorithms
in Proc. 2004 IEEE International Symposium on Consumer Electronics (ISCE2004)


241--246
September
2004

国際会議
A. Kotani, Y. Asai, Y. Nakamura, S. Okada, N. Koyama, K. Yamane, Y.Okano, Y. Mitsuyama, T. Onoye
Visibility Font Technology on High Resolution Color {LCD} "{LCFONT}.C"
in Proc. The 2003 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2003), Kang-Woo Do, Korea
1

535--538
July
2003

国際会議
Y. Mitsuyama, Z. Andales, T. Onoye, I. Shirakawa
Burst Mode: A New Acceleration Mode for 128-bit Block Ciphers
in Proc. IEEE 24th Custom Integrated Circuits Conference (CICC2002), Orland, Florida


151--154
May
2002

国際会議
Y. Mitsuyama, Z. Andales, T. Onoye, I. Shirakawa, I. Arungsrisangchai
{VLSI} Architecture of Burst Mode Acceleration for 128-bit Block Ciphers
ibid
II

344--347
May
2002

国際会議
Z. Andales, Y. Mitsuyama, T. Onoye, I. Shirakawa
System Performance Evaluation of High-Speed Burst Mode for 128-bit Block Ciphers
in Proc. Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2001), Nara, Japan


332--339
October
2001

国際会議
Y. Mitsuyama, Z. Andales, T. Onoye, I. Shirakawa
{VLSI} implementation of high performance burst mode for 128-bit block ciphers
in Proc. 14th Annual IEEE International ASIC/SoC Conference (ASIC/SoC2001), Washington, D.C., pp. W.1.1.1--W.1.1.5



September
2001

国際会議
Y. Mitsuyama, Z. Andales, T. Onoye, I. Shirakawa
{VLSI} Architecture of Dynamically Reconfigurable Hardware-Based Cipher
in Proc. IEEE International Symposium on Circuits and Systems (ISCAS2001) , Sydney, Australia
IV

734--737
May
2001

国際会議
Z. Andales, Y. Mitsuyama, T. Onoye, I. Shirakawa
A High Performance Burst Mode Approach for 128-Bit Block Ciphers
in Proc. EUROMEDIA2001, Valencia, Spain


146--150
April
2001

国際会議
Y. Mitsuyama, Z. Andales, T. Onoye, I. Shirakawa
A Dynamically Reconfigurable Hardware-Based Cipher Chip
in Proc. Asia and South Pacific Design Automation Conference (ASP-DAC 2001), Yokohama, Japan


11--12
January
2001

国際会議
Y. Mitsuyama, Z. Andales, T. Onoye, I. Shirakawa
{VLSI} Implementation of Dynamically Reconfigurable Hardware-based Cryptosystem
in Symposium on VLSI Circuits Digest of Technical Papers, Hawaii, USA


204--205
June
2000

国際会議
Z. Andales, Y. Mitsuyama, T. Onoye, I. Shirakawa
Chameleon: A Dynamically Reconfigurable Hardware-Based Cryptosystem
in Proc. EUROMEDIA2000 , Antwerp, Belgium


90--94
May
2000

国際会議
K. Asari, Y. Mitsuyama, T. Onoye, I. Shirakawa, H. Hirano, T. Honda, T. Otsuki, T. Baba, T. Meng
Multi-Mode and Multi-Level Technologies for {FeRAM} Embedded Reconfigurable Hardware
in Proc. IEEE Internatinal Solid-State Circuits Conference


106--107
February
1999

研究会等発表論文
郡浦 宏明, 今川 隆司, 密山 幸男, 橋本 昌宜, 尾上 孝雄
動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討
信学技報, RECONF2013-8
113
52
41-46
May
2013

研究会等発表論文
天木 健彦, 橋本 昌宜, 密山 幸男, 尾上 孝雄
確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法
信学技報, VLD2012-154
112
451
099-104
March
2013

研究会等発表論文
郡浦 宏明, 今川 隆司, 密山 幸男, 橋本 昌宜, 尾上 孝雄
動的部分再構成による故障回避に関する一考察
信学技報, RECONF2012-59
112
325
71-76
November
2012

研究会等発表論文
亀田 敏広, 郡浦 宏明, 密山 幸男, 橋本 昌宜, 尾上 孝雄
スキャンパスを用いたNBTI劣化抑制に関する研究
情報処理学会DAシンポジウム


201-206
August
2011

研究会等発表論文
郡浦 宏明, 密山 幸男, 橋本 昌宜, 尾上 孝雄
動的再構成可能アーキテクチャによる故障回避機構の定量的評価
信学技報, RECONF2011-6
111
31
31-36
May
2011

研究会等発表論文
天木 健彦, 橋本 昌宜, 密山 幸男, 尾上 孝雄
確率的動作モデルを用いたオシレータベース物理乱数生成器の設計手法
情報処理学会研究報告, SLDM2010-147
2010-SLDM-147
19
1-6
November
2010

研究会等発表論文
郡浦 宏明, 密山 幸男, 橋本 昌宜, 尾上 孝雄
NBTI による劣化予測におけるトランジスタ動作確率算出法の評価
情報処理学会DAシンポジウム


181-186
August
2009

研究会等発表論文
天木 健彦, 橋本 昌宜, 密山 幸男, 尾上 孝雄
マルコフモデルによるオシレータサンプリング方式真性乱数生成器の乱数品質解析
第22回回路とシステム軽井沢ワークショップ


474-479
April
2009

研究会等発表論文
濱本 浩一, 橋本 昌宜, 密山 幸男, 尾上 孝雄
レイアウトを考慮した基板バイアスクラスタリング手法
信学技報, VLD2008-159
108
478
195-200
March
2009

研究会等発表論文
更田 裕司, 橋本 昌宜, 密山 幸男, 尾上 孝雄
サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証
信学技報, VLD2008-159
108
478
201-206
March
2009

研究会等発表論文
更田 裕司, 橋本 昌宜, 密山 幸男, 尾上 孝雄
タイミングエラー予告を用いた適応的速度制御におけるタイミングエラー頻度と消費電力のトレードオフ解析
情報処理学会DAシンポジウム


217-222
August
2008

研究会等発表論文
濱本 浩一, 更田 裕司, 橋本 昌宜, 密山 幸男, 尾上 孝雄
基板バイアス印加レイアウト方式の面積効率と速度制御性の評価
信学技報, CAS2008-14, VLD2008-27, SIP2008-48(2008-6)


75-79
June
2008

研究会等発表論文
種村 嘉高, 小谷 章夫, 山崎 聖一, 密山 幸男, 尾上 孝雄
視覚特性を考慮した文字の黒み推定に関する一検討
電子情報通信学会技術研究報告
106
374
69--74
November
2006

研究会等発表論文
小谷 章夫, 種村 嘉高, 朝井 宣美, 中村 安久, 大塚 正章, 密山 幸男, 尾上 孝雄
文字重心位置評価手法とその可読性評価への応用
信学技報, SIS2005-23


1--6
September
2005

研究会等発表論文
小谷 章夫, 朝井 宣美, 中村 安久, 大塚 正章, 密山 幸男, 尾上 孝雄
文字輪郭を用いた重心位置評価手法に関する一検討
情報処理学会研究報告, 2004-HI-111


63--70
November
2004

研究会等発表論文
木村 基, 密山 幸男, 尾上 孝雄, 白川 功
組込みシステム向け {IEEE802}.11i 暗号処理回路の実装
信学技報, ICD2004-129


49--54
October
2004

研究会等発表論文
今井 林太郎, 密山 幸男, 尾上 孝雄, 白川 功
メディア処理向けリコンフィギュラブルアーキテクチャに関する一検討
電子情報通信学会 第4回リコンフィギャラブルシステム研究会


33--40
September
2004

研究会等発表論文
木村基, 密山幸男, 尾上孝雄, 白川功
組込みシステム向け {IEEE} 802.11i 暗号処理器のアーキテクチャ
第17回回路とシステム軽井沢ワークショップ


217--222
April
2004

研究会等発表論文
密山 幸男, Zaldy Andales, 尾上 孝雄, 白川 功
ブロック暗号の高速化暗号モードとその {VLSI} 化設計
信学技報, CAS2001-41


89--94
June
2001

研究会等発表論文
Yukio MITSUYAMA, Zaldy ANDALES, Takao ONOYE, Isao SHIRAKAWA
A New Approach for 128-bit Block Ciphers
信学会 第14回回路とシステム(軽井沢)ワークショップ


231--236
April
2001

研究会等発表論文
密山 幸男, Zaldy Andales, 尾上 孝雄, 白川 功
リコンフィギュラブルロジックを用いたハードウェア向き暗号方式
信学会 第13回回路とシステム(軽井沢)ワークショップ


367--372
April
2000

研究会等発表論文
Zaldy ANDALES, 密山 幸男, 浅利 康二, 尾上 孝雄, 白川 功
リコンフィグラブルハードウェアを用いた暗号システム
信学技報, CAS99-63, NLP99-87


7--14
September
1999

研究会等発表論文
密山 幸男, 浅利 康二, 尾上 孝雄, 白川 功, 馬場 孝明, 大槻 達男
強誘電体メモリを用いた Reconfigurable Logic とその性能評価
信学技報, ICD98-120


53--58
August
1998

大会等発表論文
山崎 聖一, 密山 幸男, 尾上 孝雄
文字重心位置を利用した文字ストローク自動補正手法の検討
電子情報通信学会 2007ソサイエティ大会, A-20-13



September
2007

大会等発表論文
濱本 浩一, 橋本 昌宜, 密山 幸男, 尾上 孝雄
低電圧回路向け基板電位制御レイアウト方式の面積効率評価
電子情報通信学会総合大会, A-3-6



March
2007

大会等発表論文
更田 裕司, 橋本 昌宜, 密山 幸男, 尾上 孝雄
加算器を用いたsubthreshold 回路の設計指針の検討
電子情報通信学会総合大会, A-3-17



March
2007

大会等発表論文
木村 基, 密山 幸男, 尾上 孝雄, 白川 功
無線 {LAN} セキュリティ拡張規格向け暗号処理器のアーキテクチャ
電子情報通信学会ソサイエティ大会, A-4-4



September
2003

大会等発表論文
密山 幸男, 岩永 信之, 尾上 孝雄, 白川 功
Bluetooth スキャッタネットの構築手法と経路制御
信学会 総合大会, A-4-68



March
2001

大会等発表論文
密山 幸男, Zaldy Andales, 尾上 孝雄, 白川 功
リコンフィギュラブルロジックを用いた暗号方式
信学会 ソサイエティ大会, A-4-42



October
2000


This site is maintained by Onoye Lab.

PMAN 2.5.5 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.