著者名 (author) 表題 (title) 論文誌/会議名 巻数 (volume) 号数 (number) ページ範囲 (pages) 刊行月 (month) 出版年 (year) File
論文誌
T. Amaki, M. Hashimoto, Y. Mitsuyama, T. Onoye
A Worst-case-aware Design Methodology for Noise-tolerant Oscillator-based True Random Number Generator with Stochastic Behavior Modeling
IEEE Transactions on Information Forensics and Security
8
8
1331--1342
August
2013

論文誌
Y. Ogasahara, M. Hashimoto, T. Kanamoto, T. Onoye
Supply Noise Suppression by Triple-Well Structure
IEEE Transactions on VLSI Systems
21
4
781--785
April
2013

論文誌
T. Enami, T. Sato, M. Hashimoto
Power Distribution Network Optimization for Timing Improvement with Statistical Noise Model and Timing Analysis
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E95-A
12
2261--2271
December
2012

論文誌
Y. Takai, M. Hashimoto, T. Onoye
Power Gating Implementation for Supply Noise Mitigation with Body-Tied Triple-Well Structure
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E95-A
12
2220--2225
December
2012

論文誌
T. Okumura, M. Hashimoto
Setup Time, Hold Time and Clock-to-Q Delay Computation under Dynamic Supply Noise
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E94-A
10
1948--1953
October
2011

論文誌
T. Enami, S. Ninomiya, K. Shinkai, S. Abe, M. Hashimoto
Statistical Timing Analysis Considering Clock Jitter and Skew due to Power Supply Noise and Process Variation
IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences
93-A
12
2399-2408
December
2010

論文誌
T. Okumura, F. Minami, K. Shimazaki, K. Kuwada, M. Hashimoto
Gate Delay Estimation in STA under Dynamic Power Supply Noise
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E93-A
12
2447--2455
December
2010

論文誌
Y. Ogasahara, M. Hashimoto, T. Onoye
All Digital Ring-Oscillator Based Macro for Sensing Dynamic Supply Noise Waveform
IEEE Journal of Solid-State Circuits
44
6
1745--1755
June
2009

論文誌
T. Enami, S. Ninomiya, M. Hashimoto
Statistical Timing Analysis Considering Spatially and Temporally Correlated Dynamic Power Supply Noise
IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems
28
4
541-553
April
2009

論文誌
Y. Ogasahara, M. Hashimoto, T. Onoye
Measurement and Analysis of Inductive Coupling Noise in 90nm Global Interconnects
IEEE Journal of Solid-State Circuits
43
3
718-728
March
2008

論文誌
Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye
Validation of a Full-Chip Simulation Model for Supply Noise and Delay Dependence on Average Voltage Drop With On-Chip Delay Measurement
IEEE Trans. on Circuits and Systems—II: Express Briefs
54
10
868-872
October
2007

論文誌
M. Ise, Y. Ogasahara, K. Watanabe, M. Hatanaka, T. Onoye, H. Niwamoto, I. Keshi, I. Shirakawa
Design and Implementation of Home Network Protocol for Appliance Control Based on {IEEE} 802.15.4
International Journal of Computer Science and Network Security
7
7
20-30
July
2007

論文誌
Y. Ogasahara, M. Hashimoto, T. Onoye
Quantitative Prediction of On-Chip Capacitive and Inductive Crosstalk Noise and Tradeoff between Wire Cross Sectional Area and Inductive Crosstalk Effect
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E90-A
4
724--731
April
2007

論文誌
K. Watanabe, M. Ise, T. Onoye, H. Niwamoto, I. Keshi
An energy-efficient architecture of wireless home network based on MAC broadcast and transmission power control
IEEE Trans. Consumer Electronics
53
1
124--130
February
2007

論文誌
T. Kanamoto, S. Akutsu, T. Nakabayashi, T. Ichinomiya, K. Hachiya, A. Kurokawa, H. Ishikawa, S. Muromoto, H. Kobayashi, M Hashimoto
Impact of Intrinsic Parasitic Extraction Errors on Timing and Noise Estimation
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E89-A
12
3666-3670
December
2006

論文誌
M. Ise, Y. Ogasahara, T. Onoye, I. Shirakawa
W-{CDMA} Channel codec by configurable processors
Intelligent Automation and Soft Computing
12
3
317--29

2006

論文誌
M. Hashimoto, H. Onodera
Crosstalk Noise Optimization by Post-Layout Transistor Sizing
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E87-A
12
3251-3257
December
2004

論文誌
H. Uno, K. Kumatani, H. Okuhata, I. Shirakawa, T. Chiba
{ASK} digital demodulation scheme for noise immune infrared data communication
ACM Wireless Networks

3
121-129

1997

国際会議
Y. Masuda, M. Hashimoto, T. Onoye
Performance Evaluation of Software-based Error Detection Mechanisms for Localizing Electrical Timing Failures under Dynamic Supply Noise
Proceedings of International Conference on Computer-Aided Design (ICCAD)


315-322
November
2015

国際会議
Y. Takai, M. Hashimoto, T. Onoye
Power Gating Implementation for Noise Mitigation with Body-Tied Triple-Well Structure
Proceedings of IEEE Custom Integrated Circuits Conference (CICC)



September
2011

国際会議
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
Neutron Induced Single Event Multiple Transients With Voltage Scaling and Body Biasing
Proc. International Reliability Physics Symposium (IRPS)



April
2011

国際会議
Y. Takai, M. Hashimoto, T. Onoye
Evaluation of Power Gating Structures Focusing on Power Supply Noise with Measurement and Simulation
Proceedings of IEEE Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS)


213--216
October
2010

国際会議
T. Okumura, M. Hashimoto
Setup Time, Hold Time and Clock-to-Q Delay Computation under Dynamic Supply Noise
Proceedings of IEEE Custom Integrated Circuits Conference (CICC)



September
2010

国際会議
Y. Takai, Y. Ogasahara, M. Hashimoto, T. Onoye
Measurement of On-chip I/O Power Supply Noise and Correlation Verification between Noise Magnitude and Delay Increase due to SSO
Proceedings of IEEE Workshop on Signal Propagation on Interconnects (SPI)


19--20
May
2010

国際会議
R. Harada, Y. Mitsuyama, M. Hashimoto, T. Onoye
Measurement Circuits for Acquiring {SET} Pulse Width Distribution with Sub-{FO1}-inverter-delay Resolution
Proc. International Symposium on Quality Electronic Design (ISQED)



March
2010
国際会議
T. Enami, S. Ninomiya, K. Shinkai, S. Abe, M. Hashimoto
Statistical Timing Analysis Considering Clock Jitter and Skew due to Power Supply Noise and Process Variation
Proc. International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)


41-46
March
2010

国際会議
T. Okumura, F. Minami, K. Shimazaki, K. Kuwada, M. Hashimoto
Gate Delay Estimation in STA under Dynamic Power Supply Noise
Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)


775 -- 780
January
2010

国際会議
T. Enami, M. Hashimoto, T. Sato
Decoupling Capacitance Allocation {for} Timing {with} Statistical Noise Model {and} Timing Analysis
Proc. IEEE/ACM International Conference on Computer-Aided Design


420-425
November
2008

国際会議
Y. Ogasahara, M. Hashimoto, T. Kanamoto, T. Onoye
Measurement of Supply Noise Suppression by Substrate and Deep N-well in 90nm Process
Proceedings of IEEE Asian Solid-State Circuits Conference (A-SSCC)


397--400
November
2008

国際会議
T. Enami, S. Ninomiya, M. Hashimoto
Statistical Timing Analysis Considering Spatially and Temporally Correlated Dynamic Power Supply Noise
Proc. ACM International Symposium on Physical Design


160-167
April
2008
国際会議
Y. Ogasahara, M. Hashimoto, T. Onoye
Dynamic Supply Noise Measurement Circuit Composed of Standard Cells Suitable for In-Site SoC Power Integrity Verification
Proc. IEEE/ACM Asia and South Pacific Design Automation Conference


107-108
January
2008

国際会議
Y. Ogasahara, M. Hashimoto, T. Onoye
Dynamic Supply Noise Measurement with All Digital Gated Oscillator for Evaluating Decoupling Capacitance Effect
Proc. IEEE Custom Integrated Circuits Conference


783-786
September
2007

国際会議
K. Watanabe, M. Ise, T. Onoye, H. Niwamoto, I. Keshi
An energy-efficient architecture of wireless home network based on MAC broadcast and transmission power control
International Conference on Consumer Electronics Digest of Technical Papers, P1-20



January
2007

国際会議
Y. Ogasahara, M. Hashimoto, T. Onoye
Quantitative Prediction of On-chip Capacitive and Inductive Crosstalk Noise and Discussion on Wire Cross-Sectional Area Toward Inductive Crosstalk Free Interconnects
Proc. IEEE International Conference on Computer Design


70--75
October
2006

国際会議
Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye
Measurement Results of Delay Degradation Due to Power Supply Noise Well Correlated With Full-Chip Simulation
Proc.~IEEE Custom Integrated Circuits Conference


861--864
September
2006

国際会議
Y. Ogasahara, M. Ise, T. Onoye, I. Shirakawa
Architecture of Turbo Decoder for W-{CDMA} by Configurable Processor
Proc.The 2004 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2004), Sendai, Japan, F2P-27-1--7F2P-27-4


7
July
2004

国際会議
M. Ise, Y. Ogasahara, T. Onoye, I. Shirakawa
Implementation of W-{CDMA} Channel Codec by Configurable Processors
Proc. Sixth Baiona Workshop on Signal Processing in Communications


205--210
September
2003

国際会議
Y. Uchida, M. Ise, T. Onoye, I. Shirakawa, I. Arungsrisangchai
{VLSI} Architecture of Digital Matched Filter and Prime Interleaver for W-{CDMA}
Proc. IEEE International Symposium on Circuits and Systems (ISCAS2002), Phoenix, Arizona
III

269--272
May
2002

国際会議
M. Ise, Y. Uchida, T. Onoye, I. Shirakawa
System-On-A-Chip Architecture for W-{CDMA} Baseband Modem {LSI}
in Proc. The 4th International Conference on ASIC (ASICON 2001), Shanghai


364--369
October
2001

国際会議
H. Kondo, A. Sugiyama, M. E. Cannon
Precise Carrier Phase {GPS} and its Application to Real-Time Landslide Detection
in Proc. IEEE Region 10 International Conference on Digital Signal Processing Applications (TENCON '96)


906-911
November
1996

研究会等発表論文
高井 康充, 橋本 昌宜, 尾上 孝雄
電源ノイズに注目した電源遮断法の実機評価


信学技報 vol.110, No344


2010

研究会等発表論文
榎並 孝司, 橋本 昌宜, 佐藤 高史
電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法
信学技報, VLD2008-161
108
478
207-212
March
2009

研究会等発表論文
小笠原泰弘, 橋本昌宜, 尾上孝雄
バス配線による誘導性クロストークノイズによる遅延変動の実測とノイズ重ねあわせ効果の検証




March
2008

研究会等発表論文
小笠原 泰弘, 橋本 昌宜, 尾上 孝雄
スタンダードセルで構成された電源ノイズ波形測定回路の提案
信学技報, CPM2007-131, ICD2007-142


17-22
January
2008

研究会等発表論文
榎並 孝司, 二宮 進有, 橋本 昌宜
電源ノイズの空間的相関を考慮した統計的タイミング解析
第20回 回路とシステム軽井沢ワークショップ


667-672
April
2007

研究会等発表論文
小笠原 泰弘, 橋本 昌宜, 尾上 孝雄
90nm グローバル配線における誘導性クロストークノイズによる遅延変動の実測
信学技報, CPM2006-131, ICD2006-173


13--18
January
2007

研究会等発表論文
小笠原 泰弘, 榎並 孝司, 橋本 昌宜, 佐藤 高史, 尾上 孝雄
電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
信学技報, CPM2006-132, ICD2006-174


19--23
January
2007

研究会等発表論文
小笠原泰弘, 橋本昌宜, 尾上孝雄
{LSI}配線における容量性, 誘導性クロストークノイズの定量的将来予測
第19回回路とシステム軽井沢ワークショップ


5--10
April
2006

研究会等発表論文
伊勢正尚, 小笠原泰弘, 渡邊賢治, 畠中理英, 尾上孝雄, 庭本浩明, 芥子育雄, 白川功
{IEEE} 802.15.4を用いたホームネットワーク向け無線ネットワークプロトコル
信学技報, CAS2005-99


19--24
March
2006

研究会等発表論文
渡邊賢治, 伊勢正尚, 藤田玄, 畠中理英, 尾上孝雄, 庭本浩明, 芥子育雄, 白川功
無線ホームネットワークにおける消費電力および即時性の改善手法
信学技報, CAS2005-100


25--30
March
2006

研究会等発表論文
小笠原泰弘, 橋本昌宜, 尾上孝雄
誘導性・容量性クロストークノイズによる遅延変動の測定と評価
信学技報, SDM2005-135, ICD2005-74


43--48
August
2005

研究会等発表論文
盧 承烈, 小笠原 泰弘, 伊勢 正尚, 畠中 理英, 尾上 孝雄, 庭本 浩明, 芥子 育雄, 白川 功
ユニバーサルプラグアンドプレイ技術を用いたホームネットワーク一構成方式
信学技報, CAS2004-68


7--12
January
2005

研究会等発表論文
岡田 勉, 内田 翼, 尾上 孝雄, 白川 功
次世代衛星航法システム受信機のための擬似雑音符号生成器の構成
信学技報 DSP2002-69


19--24
June
2002

大会等発表論文
筒井 弘
古いフィルム映像を模擬した劣化動画像の符号化手法
電子情報通信学会2007ソサイエティ大会, AK-2-3



September
2007

大会等発表論文
榎並 孝司, 橋本 昌宜
統計的電源ノイズモデル化に適した適応的領域分割法
電子情報通信学会ソサイエティ大会


A-3-10
September
2007

大会等発表論文
榎並 孝司, 橋本 昌宜, 尾上 孝雄
電源ノイズ解析のための回路動作部表現法の評価
電子情報通信学会総合大会, A-3-16



March
2006

大会等発表論文
内田 翼, 岡田 勉, 尾上 孝雄, 白川 功
次世代衛星航法システム対応汎用擬似雑音符号生成器の実装
信学会 ソサイエティ大会, A-5-15



September
2002

大会等発表論文
伊勢 正尚, 内田 好弘, 尾上 孝雄, 白川 功
W-{CDMA} 用階層化ディジタルマッチトフィルタ
信学会 ソサイエティ大会, A-1-7



September
2001

大会等発表論文
内田 好弘, 伊勢 正尚, 尾上 孝雄, 白川 功
W-{CDMA} ターボ符号処理向け {VLSI} アーキテクチャ
信学会 ソサイエティ大会, A-1-8



September
2001

大会等発表論文
橋本 晋弥, 丹羽 章雅, 奥畑 宏之, 尾上 孝雄, 白川 功
{MPEG}-4 オーディオデコーダにおけるノイズレス復号器およびスペクトル 予測器の {VLSI} 化設計
信学会 ソサイエティ大会, A-3-4



September
1999


This site is maintained by Onoye Lab.

PMAN 2.5.5 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.