著者名 (author) 表題 (title) 論文誌/会議名 巻数 (volume) 号数 (number) ページ範囲 (pages) 刊行月 (month) 出版年 (year) File
論文誌
T. Kanamoto, Y. Ogasahara, K. Natsume, K. Yamaguchi, H. Amishiro, T. Watanabe, M. Hashimoto
Impact of Well Edge Proximity Effect on Timing
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
E91-A
12
3461-3464
December
2008

論文誌
K. Kawamoto, H. Yamaguchi, H. Himi, S. Fujino, I. Shirakawa
A 200 V {CMOS} {SOI} {IC} with Field-Plate Trench Isolation for {EL} Displays
IEICE Trans. Electron
E84-C
2
260--266
February
2001

論文誌
Masayuki Yamaguchi, Nagisa Ishiura, Takashi Kambe
A Binding Algorithm for Retargetable Compilation to Non-Orthogonal {DSP} Architecture
IEICE Trans. Fundamentals
E81-A
12
2630--2639
December
1998

論文誌
M. Yamaguchi, A. Yamada, T. Nakaoka, T. Kambe, N. Ishiura
Architecture Evaluation Based on the Datapath Structure and Parallel Constraint
IEICE Trans. Fundamentals of Electronics,Communications and Computer Sciences
E80-A
10
1853-1860
October
1997

国際会議
Takashi Nakamae, Akihisa Yamada, Masayuki Yamaguchi, Takao Onoye
A Near-Lossless Image Compression Method using Adaptive Variable Length Coding
International Conference on Embedded Systems and Intelligent Technology



January
2012

国際会議
T. Kanamoto, Y. Ogasahara, K. Natsume, K. Yamaguchi, H. Amishiro, T. Watanabe, M. Hashimoto
Impact of Well Edge Proximity Effect on Timing
Proc. IEEE European Solid-State Device Research Conference


115-118
September
2007

国際会議
A. Kosaka, S. Yamaguchi, H. Okuhata, T. Onoye, I. Shirakawa
{SoC} Design of Ogg Vorbis Decoder using Embedded Processor
in Proc. 2004 Computing Frontier Conference


481--487
April
2004

国際会議
S. Yamaguchi, A. Kosaka, H. Okuhata, T. Onoye, I. Shirakawa
Low Power Ogg Vorbis Decoder by Embedded Processor
in Proc. The 2003 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2003), Kang-Woo Do, Korea
1

565--568
July
2003

国際会議
A. Kosaka, S. Yamaguchi, H. Okuhata, T. Onoye, I. Shirakawa
{VLSI} Implementation of Ogg Vorbis Decoder for embedded applications
in Proc. 15th Annual IEEE International ASIC/SoC Conference(ASIC/SoC2002), Rochester, N.Y.


20--24
September
2002

国際会議
A. Kosaka, S. Yamaguchi, H. Okuhata, T. Onoye, I. Shirakawa
A Hardware Implementation of Ogg Vorbis Audio Decoder with Embedded Processor
in Proc. 17th Annual International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2002), Phuket, Thailand


94--97
July
2002

国際会議
N. Ishiura, T. Watanabe, M. Yamaguchi
A Code Generation Method for Datapath Oriented Application Specific Processor Design
in Proc. Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2000)


71--78
April
2000

国際会議
N. Ishiura, M. Yamaguchi
Operation Binding for Retargetable Compilers Minimizing Clock Cycles
in Proc. International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC '99), Sado, Japan


705--708
July
1999

国際会議
N. Ishiura, M. Yamaguchi, T. Kambe
A Graph-Based Algorithm of Operation Binding for Compilers Targeting Heterogeneous Datapath
in Proc. IEEE Asia Pacific Conference on Circuits and Systems


395--398
November
1998

国際会議
M. Yamaguchi, N. Ishiura, T. Kambe
A Binding Algorithm for Retargetable Compilation to Non-Orthogonal Datapath Architectures
in Proc. International Symposium on Circuits and Systems, WPA4-4



June
1998

国際会議
M. Yamaguchi, N. Ishiura, T. Kambe
Binding and Scheduling Algorithms for Highly Retargetable Compilation
in Proc. Aia and South Pacific Design Automation Conference (ASP-DAC '98)


93-98
February
1998

国際会議
N. Ishiura, M. Yamaguchi
Instruction Code Compression for Application Specific {VLIW} Processors Based on Automatic Field Partitioning
in Proc. of the Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI'97)


105-109
December
1997

国際会議
M.Yamaguchi, T. Nakaoka, A. Yamada, T. Kambe
An Architecture Evaluation System Based on the Datapath Structure and Parallel Constraint
in Proc. IEEE International Symposium on Circuits and Systems


1584-1587
June
1997

国際会議
M. Yamaguchi, A. Yamada, T. Nakaoka, T. Kambe
Architecture Evaluation Based on the Datapath Structure and Parallel Constraint
in Proc. IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC '97)


503-508
January
1997

研究会等発表論文
中前貴司, 山田晃久, 山口雅之, 尾上孝雄
フレームメモリ容量削減のための準可逆画像圧縮手法
信学技報, CAS2011-29
111
102
163-168
June
2011

研究会等発表論文
小坂篤史, 山口悟史, 奥畑宏之, 尾上孝雄, 白川功
組み込み{CPU}と専用回路によるOgg Vorbis音楽デコーダの{VLSI}化設計
信学技報, SDM2002-159, ICD2002-70


37--42
August
2002

研究会等発表論文
渡辺 辰雄, 石浦 菜岐佐, 山口 雅之
特定用途向け {DSP} のデータパス指向協調設計におけるコード生成手法
信学会 第13回回路とシステム(軽井沢)ワークショップ


539--544
April
2000

研究会等発表論文
渡辺 辰雄, 石浦 菜岐佐, 山口 雅之
非直交なデータパスに対するリターゲッタブルコンパイラのスケジューリング手法
信学会 第12回回路とシステム軽井沢ワークショップ


109--114
April
1999

研究会等発表論文
服部 靖史, 石浦 菜岐佐, 山口 雅之
{DSP}向けリターゲッタブルコンパイラの演算器/転送経路のバインディング手法
信学技報, VLD98-125
98
447
55-61
December
1998

研究会等発表論文
山口雅之, 石浦菜岐佐, 神戸尚志
非直交なデータパスに対するリターゲッタブルコンパイラのバインディング手法
信学会 第11回回路とシステム軽井沢ワークショップ


481--486
April
1998

研究会等発表論文
山口雅之, 石浦菜岐佐, 神戸尚志
組込み式システム向けリターゲッタブルコンパイラの方式
電子情報通信学会技術研究報告, VLD97-90, FTS97-53


85-92
October
1997

研究会等発表論文
山本哲三朗, 石浦菜岐佐, 山口雅之, 服部靖史
組込みシステム向け高位合成システム
電子情報通信学会技術研究報告, VLD97-91, FTS97-54


93-99
October
1997

研究会等発表論文
山口雅之, 中岡敏博, 神戸尚志
データパス構成と並列制約にもとづくアーキテクチャ評価システム
電子情報通信学会技術研究報告, VLD96-74, CPSY96-86


71-78
December
1996

大会等発表論文
前田真一, 山口悟史, 小坂篤史, 奥畑宏之, 山田晃久, 尾上孝雄, 白川功
Bach C言語によるOgg Vorbisデコーダの{VLSI}化設計
信学会 総合大会, A-3-8



March
2003

大会等発表論文
山口 悟史, 小坂 篤史, 奥畑 宏之, 白川 功
組み込み {CPU} 向け Ogg Vorbis デコーダの {VLSI} 実装
信学会 総合大会, A-3-8



March
2001

大会等発表論文
石浦菜岐佐, 山口雅之
特定用途向け{VLIW}型プロセッサの命令コード圧縮手法
電子情報通信学会ソサイエィ大会, A-3-10



August
1997

大会等発表論文
中岡敏博, 山口雅之, 山田晃久, 神戸尚志
評価システムを用いたプログ ラム方式専用プロセッサの設計支援
情報処理学会 第53回全国大会, 2B-1


21-22
September
1996


This site is maintained by Onoye Lab.

PMAN 2.5.5 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.