著者名 (author) 表題 (title) 論文誌/会議名 巻数 (volume) 号数 (number) ページ範囲 (pages) 刊行月 (month) 出版年 (year) File
論文誌
内田好弘, 谷貞宏, 橋本昌宜, 築山修治, 白川功
グラウンド平面・シールド配線によるシステム・オン・パネルの配線間容量の低減と容量見積りの容易化
情報処理学会論文誌
47
6
1665--1673
June
2006

論文誌
内田 好弘, 谷 貞宏, 橋本 昌宜, 築山 修治, 白川 功
システム液晶のための配線容量抽出手法
情報処理学会論文誌
46
6
1395--1403
June
2005

論文誌
岡田 勉, 内田 翼, 尾上 孝雄, 白川 功
次世代 {GNSS} 受信機用信号処理 機構とその {VLSI} 化設計
電子情報通信学会論文誌
J86-A
12
1417--1425
December
2003

論文誌
S. Tani, Y. Uchida, M. Furuie, S. Tsukiyama, B. Lee, S. Nishi, Y. Kubota, I. Shirakawa, S. Imai
Parasitic Capacitance Modeling for Non-Planar Interconnects in Liquid Crystal Displays
IEICE Trans. on Fundamentals
E86-A
12
2923--2932
December
2003

国際会議
Y. Uchida, S. Tani, M. Hashimoto, S. Tsukiyama, I. Shirakawa
Interconnect capacitance extraction for system {LCD} circuits
in Proc. IEEE/ACM Great Lake Symposium on Very Large Scale Integrated circuits (GLSVLSI 2005)


160--163
April
2005

国際会議
Y. Uchida, S. Tani, S. Tsukiyama, I. Shirakawa
Parasitic Capacitance Modeling for {TFT} Liquid Crystal Displays
in Proc. The European Solid-State Device Research Conference (ESSDERC2003) , Estoril, Portugul


453--456
September
2003

国際会議
Y. Uchida, S. Tani, S. Tsukiyama, I. Shirakawa
Parasitic Capacitance Modeling for On-Chip Interconnects
in Proc. The 2003 International Technical Conference on Circuits/Systems, Computers and ommunications (ITC-CSCC2003) , Kang-Woo Do, Korea
3

1638--1641
July
2003

国際会議
T. Okada, T. Uchida, T. Onoye, I. Shirakawa
A Novel Signal Processing Scheme for Next Generation {GNSS} Receiver
in Proc. the 8th ISU International Symposium, Strasbourg, France



May
2003

国際会議
T. Okada, T. Uchida, T. Onoye, I. Shirakawa
A Novel Signal Processing Scheme for Next Generation {GNSS} Receiver and its {VLSI} Implementation
in Proc. International Signal Processing Conference , Dallas

357

April
2003

国際会議
S. Tani, Y. Uchida, M. Furuie, S. Tsukiyama, B. Lee, S. Nishi, Y. Kubota, I. Shirakawa, S. Imai
A Parasitic Capacitance Modeling Method for Non-Planar Interconnects
in Proc. the Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI 2003)


294--299
April
2003

国際会議
S. Tani, Y. Uchida, M. Furuie, S. Tsukiyama, B. Lee, S. Nishi, Y. Kubota, I. Shirakawa, S. Imai
Parasitic Capacitance Modeling for Multilevel Interconnects
in Proc. IEEE Proceedings of Asia-Pacific Conference on Circuits and Systems 2002
1

59--64
December
2002

国際会議
Y. Uchida, M. Ise, T. Onoye, I. Shirakawa, I. Arungsrisangchai
{VLSI} Architecture of Digital Matched Filter and Prime Interleaver for W-{CDMA}
Proc. IEEE International Symposium on Circuits and Systems (ISCAS2002), Phoenix, Arizona
III

269--272
May
2002

国際会議
M. Ise, Y. Uchida, T. Onoye, I. Shirakawa
System-On-A-Chip Architecture for W-{CDMA} Baseband Modem {LSI}
in Proc. The 4th International Conference on ASIC (ASICON 2001), Shanghai


364--369
October
2001

研究会等発表論文
内田 好弘, 谷 貞宏, 橋本 昌宜, 築山 修治, 白川 功
システム液晶のための配線間容量抽出手法
信学技報, VLD2004-64


19--24
December
2004

研究会等発表論文
内田 好弘, 谷 貞宏, 築山 修治, 白川 功
領域分割による配線間容量モデル化手法について
信学技報, NLP2003-21


7--12
June
2003

研究会等発表論文
谷 貞宏, 内田 好弘, 築山 修治, 白川 功
配線間容量モデル化とその評価について
信学技報 DSP2002-83


7--12
June
2002

研究会等発表論文
岡田 勉, 内田 翼, 尾上 孝雄, 白川 功
次世代衛星航法システム受信機のための擬似雑音符号生成器の構成
信学技報 DSP2002-69


19--24
June
2002

大会等発表論文
内田將太郎, 岸野文郎, 池田和章, 中島康祐, 伊藤雄一
SenseChairを用いた眠気検出に関する検討
電子情報通信学会総合大会講演論文集(基礎・境界)


215
March
2013

大会等発表論文
内田 好弘, 谷 貞宏, 橋本 昌宜, 築山 修治, 白川 功
システム液晶に適した配線間容量抽出の検討
電子情報通信学会ソサイエティ大会, A-1-16



September
2004

大会等発表論文
内田 翼, 岡田 勉, 尾上 孝雄, 白川 功
次世代衛星航法システム対応汎用擬似雑音符号生成器の実装
信学会 ソサイエティ大会, A-5-15



September
2002

大会等発表論文
伊勢 正尚, 内田 好弘, 尾上 孝雄, 白川 功
W-{CDMA} 用階層化ディジタルマッチトフィルタ
信学会 ソサイエティ大会, A-1-7



September
2001

大会等発表論文
内田 好弘, 伊勢 正尚, 尾上 孝雄, 白川 功
W-{CDMA} ターボ符号処理向け {VLSI} アーキテクチャ
信学会 ソサイエティ大会, A-1-8



September
2001


This site is maintained by Onoye Lab.

PMAN 2.5.5 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.