論文誌
[1]  M. H. Miki, M. Sakamoto, S. Miyamoto, Y. Takeuchi, T. Yoshida, and I. Shirakawa, ``Code Efficiency Evaluation for Embedded Processors,'' IEICE (Institute of Electronics, Information and Communication Engineers) Transaction on Fundamentals of Electronics, Communications and Computer Sciences, vol. E85-A, no. 4, pp. 811--818, April 2002.
国際会議
[1]  M. H. Miki, M. Sakamoto, S. Miyamoto, Y. Takeuchi, T. Yoshida, and I. Shirakawa, ``Evaluation of Processor Code Efficiency for Embedded Systems,'' In in Proc. ACM 15th International Conference on Supercomputing, Sorrento, Italy, pp. 229--235, June 2001.
研究会等発表論文
[1]  三木 裕介, 坂本 守, 武内 良典, 吉田 豊彦, 白川 功, ``組込みシステム向きプロセッサのコード効率に関する評価,'' 信学会 第14回回路とシステム(軽井沢)ワークショップ, pp. 113--118, April 2001.
大会等発表論文
[1]  三木 裕介, 坂本 守, 河原 伸幸, 武内 良典, 吉田 豊彦, 白川 功, ``組込みシステム用実行ファイルの効率的圧縮および実行方法の提案,'' 信学会 ソサイエティ大会, A-3-15, September 2001.

This site is maintained by Onoye Lab.

PMAN 2.5.5 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.