論文誌
[1]  M. Takahashi, N. Ishiura, A. Yamada, and T. Kambe, ``Thread Composition Method for Hardware Compiler Bach Maximizing Resource Sharing among Processes,'' IEICE Trans. Fundamentals, vol. E83-A, no. 12, pp. 2456--2463, December 2000.
[2]  A. Nagao, I. Shirakawa, and T. Kambe, ``A Layout Approach to Monolithic Microwave IC,'' IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems, vol. 17, no. 12, pp. 1262--1272, December 1998.
[3]  Masayuki Yamaguchi, Nagisa Ishiura, and Takashi Kambe, ``A Binding Algorithm for Retargetable Compilation to Non-Orthogonal DSP Architecture,'' IEICE Trans. Fundamentals, vol. E81-A, no. 12, pp. 2630--2639, December 1998.
[4]  長尾 明, 澤 卓, 重弘 裕二, 白川 功, 神戸 尚志, ``方形パッキング法の一算法,'' 電子情報通信学会論文誌, vol. J81-A, no. 10, pp. 1362--1371, October 1998.
[5]  M. Yamaguchi, A. Yamada, T. Nakaoka, T. Kambe, and N. Ishiura, ``Architecture Evaluation Based on the Datapath Structure and Parallel Constraint,'' IEICE Trans. Fundamentals of Electronics,Communications and Computer Sciences, vol. E80-A, no. 10, pp. 1853-1860, October 1997.
国際会議
[1]  M. Takahashi, N. Ishiura, A. Yamada, and T. Kambe, ``Thread Partitioning Method for Hardware Compiler Bach,'' In in Proc.\ Asia and South Pacific Design Automation Conference (ASP-DAC 2000), pp. 303--308, January 2000.
[2]  N. Ishiura, M. Yamaguchi, and T. Kambe, ``A Graph-Based Algorithm of Operation Binding for Compilers Targeting Heterogeneous Datapath,'' In in Proc. IEEE Asia Pacific Conference on Circuits and Systems, pp. 395--398, November 1998.
[3]  M. Yamaguchi, N. Ishiura, and T. Kambe, ``A Binding Algorithm for Retargetable Compilation to Non-Orthogonal Datapath Architectures,'' In in Proc. International Symposium on Circuits and Systems, WPA4-4, June 1998.
[4]  M. Yamaguchi, N. Ishiura, and T. Kambe, ``Binding and Scheduling Algorithms for Highly Retargetable Compilation,'' In in Proc. Aia and South Pacific Design Automation Conference (ASP-DAC '98), pp. 93-98, February 1998.
[5]  M.Yamaguchi, T. Nakaoka, A. Yamada, and T. Kambe, ``An Architecture Evaluation System Based on the Datapath Structure and Parallel Constraint,'' In in Proc. IEEE International Symposium on Circuits and Systems, pp. 1584-1587, June 1997.
[6]  M. Yamaguchi, A. Yamada, T. Nakaoka, and T. Kambe, ``Architecture Evaluation Based on the Datapath Structure and Parallel Constraint,'' In in Proc. IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC '97), pp. 503-508, January 1997.
研究会等発表論文
[1]  高橋 瑞樹, 石浦 菜岐佐, 山田 晃久, 神戸 尚志, ``ハードウェアコンパイラBachにおけるスレッド分割手法,'' 信学会 第12回回路とシステム(軽井沢)ワークショップ, pp. 103--108, April 1999.
[2]  山口雅之, 石浦菜岐佐, 神戸尚志, ``非直交なデータパスに対するリターゲッタブルコンパイラのバインディング手法,'' 信学会 第11回回路とシステム軽井沢ワークショップ, pp. 481--486, April 1998.
[3]  山口雅之, 石浦菜岐佐, 神戸尚志, ``組込み式システム向けリターゲッタブルコンパイラの方式,'' 電子情報通信学会技術研究報告, VLD97-90, FTS97-53, pp. 85-92, October 1997.
[4]  澤卓, 長尾明, 白川功, 神戸尚志, 千原國宏, ``方形パッキング手法による MMIC 向き配置配線手法,'' 電子情報通信学会技術研究報告, VLD97-97, FTS97-60, pp. 141-146, October 1997.
[5]  澤卓, 長尾明, 神戸尚志, 白川功, 千原國宏, ``方形パッキング法の一算法,'' 電子情報通信学会技術研究報告, DSP97-53, pp. 159-166, June 1997.
[6]  長尾明, 澤卓, 磯部雅哉, 神戸尚志, 白川功, ``マイクロ波集積回路向きレイアウト設計に対する自動化手法,'' 電子情報通信学会第10回回路とシステム軽井沢ワークショップ, pp. 433-438, April 1997.
[7]  山口雅之, 中岡敏博, 神戸尚志, ``データパス構成と並列制約にもとづくアーキテクチャ評価システム,'' 電子情報通信学会技術研究報告, VLD96-74, CPSY96-86, pp. 71-78, December 1996.
大会等発表論文
[1]  中岡敏博, 山口雅之, 山田晃久, 神戸尚志, ``評価システムを用いたプログ ラム方式専用プロセッサの設計支援,'' 情報処理学会 第53回全国大会, 2B-1, pp. 21-22, September 1996.

This site is maintained by Onoye Lab.

PMAN 2.5.5 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.