分類 研究会等発表論文
著者名 (author) 内田 好弘, 谷 貞宏, 築山 修治, 白川 功
英文著者名 (author) Y. Uchida, S. Tani, S. Tsukiyama, I. Shirakawa
編者名 (editor)
編者名 (英文)
キー (key) Yoshihiro Uchida, Sadahiro Tani, Shuji Tukiyama, Isao Shirakawa
表題 (title) 領域分割による配線間容量モデル化手法について
表題 (英文) Parasitic Capacitance Modeling for On-Chip Interconnects
書籍・会議録表題 (booktitle) 信学技報, NLP2003-21
書籍・会議録表題(英文) Technical Report of IEICE, NLP2003-21
巻数 (volume)
号数 (number)
ページ範囲 (pages) 7--12
組織名 (organization)
出版元 (publisher)
出版元 (英文)
出版社住所 (address)
刊行月 (month) June
出版年 (year) 2003
付加情報 (note)
注釈 (annote) in Japanese
内容梗概 (abstract)
論文電子ファイル Not available.


[3-223]  内田 好弘, 谷 貞宏, 築山 修治, 白川 功, ``領域分割による配線間容量モデル化手法について,'' 信学技報, NLP2003-21, pp. 7--12, June 2003.

@inproceedings{3_223,
    author = {内田 好弘 and  谷 貞宏 and  築山 修治 and  白川 功},
    author_e = {Y. Uchida, S. Tani, S. Tsukiyama, I. Shirakawa},
    editor = {},
    editor_e = {},
    title = {領域分割による配線間容量モデル化手法について},
    title_e = {Parasitic Capacitance Modeling for On-Chip Interconnects},
    booktitle = {信学技報, NLP2003-21},
    booktitle_e = {Technical Report of IEICE, NLP2003-21},
    volume = {},
    number = {},
    pages = {7--12},
    organization = {},
    publisher = {},
    publisher_e = {},
    address = {},
    month = {June},
    year = {2003},
    note = {},
    annote = {in Japanese}
}

This site is maintained by Onoye Lab.

PMAN 2.5.5 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.