尾上研究室 研究業績一覧: 橋本昌宜, 遅延ばらつきを考慮したVLSIタイミング検証, 2008年5月.
  • リスト
  •  表 
  • LaTeX
  • BibTeX
Detail of a work
Tweet
橋本昌宜, "遅延ばらつきを考慮したVLSIタイミング検証," エレクトロニクス実装学会誌, 11(3), pp. 182--185, 2008年5月.
ID 785
分類 解説
タグ
表題 (title) 遅延ばらつきを考慮したVLSIタイミング検証
表題 (英文)
著者名 (author) 橋本昌宜
英文著者名 (author)
キー (key)
定期刊行物名 (journal) エレクトロニクス実装学会誌
定期刊行物名 (英文)
巻数 (volume) 11
号数 (number) 3
ページ範囲 (pages) 182--185
刊行月 (month) 5
出版年 (year) 2008
Impact Factor (JCR)
URL
付加情報 (note)
注釈 (annote)
内容梗概 (abstract)
論文電子ファイル 利用できません.
BiBTeXエントリ
@article{id785,
         title = {遅延ばらつきを考慮したVLSIタイミング検証},
        author = {橋本昌宜},
       journal = {エレクトロニクス実装学会誌},
        volume = {11},
        number = {3},
         pages = {182--185},
         month = {5},
          year = {2008},
}
  

Search

Tags

1 件の該当がありました. : このページのURL : HTML

Language: 英語 | 日本語 || ログイン |

This site is maintained by Onoye Lab.
PMAN 3.2.10 build 20181029 - Paper MANagement system / (C) 2002-2016, Osamu Mizuno
Time to show this page: 0.022843 seconds.