尾上研究室 研究業績一覧: Y. Uchida, S. Tani, S. Tsukiyama, and I. Shirakawa, Parasitic Capacitance Modeling for On-Chip Interconnects, July 2003.
  • リスト
  •  表 
  • LaTeX
  • BibTeX
Detail of a work
Tweet
Y. Uchida, S. Tani, S. Tsukiyama, and I. Shirakawa, "Parasitic Capacitance Modeling for On-Chip Interconnects," In in Proc. The 2003 International Technical Conference on Circuits/Systems, Computers and ommunications (ITC-CSCC2003) , Kang-Woo Do, Korea, 3, pp. 1638--1641, July 2003.
ID 187
分類 国際会議
タグ
表題 (title) Parasitic Capacitance Modeling for On-Chip Interconnects
表題 (英文)
著者名 (author) Y. Uchida, S. Tani, S. Tsukiyama, I. Shirakawa
英文著者名 (author)
編者名 (editor)
編者名 (英文)
キー (key) Yoshihiro Uchida, Sadahiro Tani, , Isao Shirakawa
書籍・会議録表題 (booktitle) in Proc. The 2003 International Technical Conference on Circuits/Systems, Computers and ommunications (ITC-CSCC2003) , Kang-Woo Do, Korea
書籍・会議録表題(英文)
巻数 (volume) 3
号数 (number)
ページ範囲 (pages) 1638--1641
組織名 (organization)
出版元 (publisher)
出版元 (英文)
出版社住所 (address)
刊行月 (month) 7
出版年 (year) 2003
採択率 (acceptance)
URL
付加情報 (note)
注釈 (annote)
内容梗概 (abstract)
論文電子ファイル 利用できません.
BiBTeXエントリ
@inproceedings{id187,
         title = {Parasitic Capacitance Modeling for On-Chip Interconnects},
        author = {Y. Uchida and  S. Tani and  S. Tsukiyama and  I. Shirakawa},
     booktitle = {in Proc. The 2003 International Technical Conference on Circuits/Systems, Computers and ommunications (ITC-CSCC2003) , Kang-Woo Do, Korea},
        volume = {3},
         pages = {1638--1641},
         month = {7},
          year = {2003},
}
  

Search

Tags

1 件の該当がありました. : このページのURL : HTML

Language: 英語 | 日本語 || ログイン |

This site is maintained by Onoye Lab.
PMAN 3.2.10 build 20181029 - Paper MANagement system / (C) 2002-2016, Osamu Mizuno
Time to show this page: 0.026082 seconds.